今天，我檢查了晶圓良率控制。晶圓的成本以及能否量產(chǎn)最終取決于良率。晶圓的良率非常重要。在開發(fā)過程中，我們關(guān)注芯片的性能，但在量產(chǎn)階段必須要看良率，有時為了良率不得不降低性能。

那么晶圓切割的良率是多少呢？
晶圓是通過芯片的最佳測試。合格芯片數(shù)/總芯片數(shù) === 就是晶圓的良率。普通IC晶圓一般可以在晶圓級進(jìn)行測試和分發(fā)。
良率還需要細(xì)分為晶圓良率、裸片良率和封測良率，總良率就是這三種良率的總和。總費(fèi)率將決定晶圓廠是虧本還是賺錢。
例如，如果晶圓廠的一條生產(chǎn)線上的每道工序的良率高達(dá)99%，那么600道工序后的整體良率是多少？答案是 0.24%，幾乎是 0。
所以，代工企業(yè)都會把總良率作為最高機(jī)密，對外公布的數(shù)據(jù)往往并不是公司真實的總良率。
晶圓的最終良率主要由各工序良率的乘積構(gòu)成。從晶圓制造、中期測試、封裝到最終測試，每一步都會對良率產(chǎn)生影響。工藝復(fù)雜，工藝步驟（約300步）成為影響良率的主要因素。可以看出，晶圓良率越高，在同一晶圓上可以生產(chǎn)出越多好的芯片。如果晶圓價格是固定的，好的芯片越多，意味著每片晶圓的產(chǎn)量。成本越高，每顆芯片的成本就越低，當(dāng)然利潤也就越高。

晶圓良率受制程設(shè)備、原材料等因素影響較大，要獲得更高的晶圓良率，首先要穩(wěn)定制程設(shè)備，定期恢復(fù)制程能力。另外，環(huán)境因素對wafer、Die、封測良率這三個良率都有一定的影響。常見的環(huán)境因素包括灰塵、濕度、溫度和光線亮度。因此，芯片制造和封裝測試的過程需要在超潔凈的工作環(huán)境中進(jìn)行。最后，還有技術(shù)成熟度的問題。一般情況下，新工藝出來時，良率會很低。隨著生產(chǎn)的推進(jìn)和導(dǎo)致良率低的因素被發(fā)現(xiàn)和改進(jìn)，良率將不斷提高。如今，每隔幾個月甚至幾周就會推出新的工藝或工具，因此提高良率已成為半導(dǎo)體公司永無止境的過程。
如何控制晶圓良率
很多半導(dǎo)體公司都有專門從事良率提升的工程師，晶圓代工廠有良率工程師專門負(fù)責(zé)良率提升（YE）部門負(fù)責(zé)提升晶圓良率，F(xiàn)abless的運(yùn)營部門有產(chǎn)品工程師（PE）負(fù)責(zé)負(fù)責(zé)提高成品率。由于領(lǐng)域不同，這些工程師的側(cè)重點(diǎn)也會不同。晶圓廠的良率工程師非常精通制造過程。他們主要使用公司的良率管理系統(tǒng)（YMS）對一些與工藝相關(guān)的數(shù)據(jù)進(jìn)行良率分析。一般有以下幾種方法：
1)生產(chǎn)線在線缺陷掃描
2）過程監(jiān)控測試數(shù)據(jù)（WAT）
3）生產(chǎn)線測量數(shù)據(jù)（Metrology）
4) 工具通用性
5）工藝規(guī)范
6)故障分析
對于實際生產(chǎn)線對于晶圓制造來說，監(jiān)控每臺制造設(shè)備的穩(wěn)定性是非常重要的。如上圖所示，可以由記錄設(shè)備的關(guān)鍵工藝產(chǎn)生，并積累一條隨生產(chǎn)時間變化的波段曲線，形成工藝精度控制的參數(shù)點(diǎn)。
最后，晶圓經(jīng)過測試后，可以通過自動分揀機(jī)剔除有缺陷的芯片，也可以對性能參差不齊的芯片進(jìn)行分揀，例如英特爾CPU晶圓，可以檢測出性能更好的芯片。 i7處理器芯片，幾乎做成了i5芯片，其實是媽媽生的，區(qū)別就是一個好看，一個丑。.
也有不同尺寸的晶圓。同一條生產(chǎn)線的良率會有所不同。小圓片的良率不一定要高于大圓片。這也與設(shè)備工藝的匹配程度有關(guān)。晶圓通常在邊緣區(qū)域具有最壞的裸片。因此，很多生產(chǎn)線都追求大尺寸晶圓，使得邊緣壞芯的比例相對較低。
但大尺寸晶圓面臨著應(yīng)力、成膜等諸多先天問題。例如，前幾年半導(dǎo)體熱衷于10英寸和12英寸生產(chǎn)線，導(dǎo)致8英寸和6英寸生產(chǎn)線被放棄。甚至半導(dǎo)體設(shè)備制造商也沒有為小尺寸晶圓制造設(shè)備。近兩年，8英寸二手設(shè)備這塊緊缺，朋友公司閑置一年的6英寸晶圓廠現(xiàn)在已經(jīng)無法接單了。風(fēng)水轉(zhuǎn)了！可能是因為中美貿(mào)易戰(zhàn)。許多公司正在尋找國產(chǎn)替代品，例如一些汽車芯片和通信芯片。